

Modelagem para simulação no SPICE de transistores de nanotubos de carbono

Leonardo Bruno de Sá, Omar Paranaíba Vilela Neto,**
Antonio Mesquita* e Marco Aurélio Pacheco***

Resumo

Transistores de nanotubos de carbono têm sido largamente estudados nos últimos anos. Tais dispositivos são apontados como possíveis sucessores da tecnologia CMOS (Complementary Metal-Oxide-Semiconductor) convencional. Transistores de efeito de campo com nanotubos de carbono já foram desenvolvidos e alguns testes realizados. Este trabalho apresenta o desenvolvimento de um modelo para simulação de transistores de nanotubos de carbono compatível com o simulador de circuitos SPICE (Simulation Program with Integrated Circuit Emphasis). A modelagem consistiu em substituir o conjunto de equações não-lineares oriundas do comportamento balístico dos transistores de nanotubos de carbono por equações compatíveis com o SPICE utilizando aproximações polinomiais. O emprego desses modelos para simulação dos transistores de nanotubos de carbono possibilita uma análise de seu desempenho sem que haja a necessidade de fabricação de tais dispositivos, além de permitir o estudo do comportamento de circuitos híbridos que empregam componentes convencionais e transistores de nanotubos de carbono. Para verificar a validade da metodologia utilizada na modelagem, um amplificador em configuração inversora é usado.

Palavras-chave

Nanotecnologia, nanotubos de carbono, transistores, simulação.

Introdução

Em meados da década de 1960, Gordon Moore previu que a capacidade de processamento de um microprocessador cresceria exponencialmente. Desde então, a conhecida lei de Moore tem governado o desenvolvimento e o desempe-

nhos dos microprocessadores. Isto só foi possível graças à miniaturização dos componentes básicos dos processadores: os transistores. Porém, recentes estudos mostram que os limites dos processos de fabricação da eletrônica convencional serão atingidos nos próximos anos, ameaçando o contínuo desenvolvimento previsto por Moore.^[1]

*Departamento de Engenharia Elétrica – UFRJ

**Departamento de Engenharia Elétrica – PUC-Rio

Portanto, para continuar o avanço do desempenho dos microprocessadores, outras tecnologias na escala nanométrica estão sendo estudadas. Esses novos dispositivos nanoeletrônicos incluem computação quântica, autômatos celulares com pontos quânticos, nanotubos de carbono, transistores moleculares, diodos de tunelamento ressonante, transistor de um único elétron, transistor *spin* e sistemas biológicos.

Atualmente ainda não é possível prever qual das diversas tecnologias pesquisadas substituirá a CMOS convencional. Alguns pesquisadores acreditam que os futuros circuitos integrados serão desenvolvidos utilizando uma combinação de diferentes tecnologias de fabricação e dispositivos. A exploração das características de cada um desses dispositivos permitirá uma grande flexibilidade de desenvolvimento. Contudo, a combinação destas novas tecnologias possivelmente criará novas dificuldades, uma vez que a interconexão destas estruturas não é trivial.

Entre os dispositivos citados anteriormente, os transistores de efeito de campo com nanotubos de carbono, CNFETs (*Carbon Nanotube Field-Effect Transistors*), são os mais promissores para substituir os transistores CMOS convencionais. Esta expectativa é gerada pelo fato de os CNFETs, além de operarem de forma semelhante aos transistores CMOS, possuírem melhores características, tais como densidade de integração e velocidade.

A teoria de transistores de nanotubo de carbono é recente e se encontra em estágio inicial de desenvolvimento. Não obstante, alguns protótipos de dispositivos e até mesmo alguns pequenos circuitos já foram implementados fisicamente.^[2-4] Portanto, a caracterização das propriedades elétricas dos CNFETs é essencial para o projeto de circuitos eletrônicos que venham a utilizá-los.

A simulação dos CNFETs ainda é um grande desafio para os projetistas de circuitos, principalmente porque a maioria dos modelos desenvolvidos para simulação envolve a solução numérica de sistemas de equações não-lineares recursivas. A inclusão de tais equações recursivas em simuladores de circuitos eletrônicos convencionais, como o SPICE, não é uma tarefa simples, podendo até mesmo ser impossível.

Este trabalho apresenta a criação de um modelo de simulação compatível com o SPICE, baseado no potencial de superfície e no desempenho balístico dos CNFETs. Diversas aproximações são necessárias para o desenvolvimento do modelo SPICE que foi validado por meio da comparação do resultado simulado com o modelo físico original. Em seguida, um inversor analógico, usando CNFET, foi simulado para testar o funcionamento do modelo em um circuito eletrônico tradicional.

Nanotubos de Carbono

Os nanotubos de carbono foram descobertos no início da década de 1990^[5-6], e, desde então, houve grandes progressos em diversas áreas de aplicação, tais como separação química e biológica de materiais, purificação, catálise, arma-zenamento de hidrogênio, células combustíveis, compostos para tintas, sensores, transistores, memórias, dispositivos lógicos, dispositivos de emissão de campo para instrumentos de raios X, entre outras.

Entre as vantagens do uso de nanotubos de carbono, pode-se destacar o melhoramento das características elétricas, mecânicas e térmicas, como, por exemplo, a redução do consumo de energia e do peso e o aumento da durabilidade e da condução térmica dos dispositivos fabricados.

Um nanotubo de carbono pode ser visto como um cilindro formado por folhas de grafite enroladas. A ligação entre os carbonos em um nanotubo é essencialmente do tipo sp^2 , como na grafite. Porém, a curvatura circular (oriunda da geometria cilíndrica) causa um confinamento quântico, ocasionando uma re-hibridização σ - π onde três ligações σ estão levemente fora do plano, ao contrário das ligações em uma folha de grafite plana.^[29] Conseqüentemente, o orbital π está mais *delocalizado* fora do tubo, conforme ilustrado na figura 1.




Figura 1 – Comparação entre os orbitais π do grafite e do nanotubo.

Esta alteração geométrica faz com que os nanotubos sejam mecanicamente mais resistentes, elétrica e termicamente mais condutores e química e biologicamente mais ativos que a grafite. A estrutura cilíndrica dos nanotubos permite a incorporação de defeitos, tais como pentágonos e heptágonos em sua rede hexagonal, possibilitando a formação de nanotubos com tampas, dobras e hélices.^[29] Estes defeitos também alteram as características elétricas, térmicas ou mecânicas do nanotubo.

Os nanotubos de carbono podem ser classificados com relação ao número de folhas de grafite em: SWCNT (*Single-Walled Carbon*

NanoTubes), que possui uma única folha enrolada, e MWCNT (*Multi-Walled Carbon NanoTubes*), que possui mais de uma folha, formando tubos dentro de tubos. Em particular, os SWCNTs possuem alta capacidade de corrente^[7] e excelente mobilidade de portadores.^[6]

O vetor quiral, \mathbf{C}_h , define através dos índices n e m a direção na qual a folha de grafite é enrolada. Logo, qualquer nanotubo pode ser caracterizado por dois números inteiros (n,m) correspondendo aos vetores da grafite \mathbf{a}_1 e \mathbf{a}_2 .^[29]

$$\mathbf{C}_h = n\mathbf{a}_1 + m\mathbf{a}_2 \quad (1)$$

O diâmetro do nanotubo está relacionado ao vetor quiral pela equação:

$$D = a \frac{\sqrt{n^2 + nm + m^2}}{\pi} \quad (2)$$

Onde a é a constante de rede da folha de grafite. Considerando que o comprimento da ligação entre dois carbonos C-C é igual a 1,42 Å, o valor de a é dado por:

$$a = 1,42 \times \sqrt{3} \text{ \AA} \quad (3)$$

O tamanho extremamente reduzido e a estrutura altamente simétrica permitem efeitos quânticos extraordinários e propriedades eletrônicas e magnéticas diferenciadas. A teoria e os experimentos têm demonstrado que os nanotubos podem ser metálicos ou semicondutores, dependendo de como a folha de grafite é enrolada. A condição que caracteriza um nanotubo de carbono como metálico é dada pelos índices n e m do vetor quiral, como:

$$(n - m) = 3q \quad (4)$$

onde q é um número inteiro. Isso sugere que um terço dos nanotubos são metálicos, enquanto os outros dois terços são semicondutores. A figura 2 ilustra os dois tipos de nanotubos.




Figura 2 – Relação entre o vetor quiral e o tipo do nanotubo de carbono.

Os nanotubos semicondutores são particularmente importantes para a fabricação de transistores de efeito de campo de alto desempenho, conforme será discutido a seguir e ao longo deste trabalho.

Transistores de Nanotubo de Carbono

Ao contrário do que ocorre com a tecnologia CMOS em escala nanométrica, os CNFETs não sofrem degradação na mobilidade de portadores.^[19] Dessa forma, os CNFETs podem sofrer altos escalonamentos do comprimento de canal preservando as características elétricas de dispositivos com canal grande.^[20]

Assim, tendo em vista o limite físico de miniaturização dos processos de fabricação CMOS convencionais,^[18] os CNFETs, utilizando nanotubos de carbono, entre os dispositivos estudados até hoje, mostram-se como os principais sucessores do silício.

A existência de nanotubos semicondutores propiciou a fabricação dos primeiros CNFETs.^[9-10]

Porém, esses dispositivos apresentaram características elétricas pobres. Inicialmente, uma estrutura com acoplamento do tipo *backgate* foi usada com um nanotubo posicionado sobre o dióxido de silício.^[29] A disposição dos terminais de fonte e dreno é ilustrada na figura 3.




Figura 3 – Esquemático do transistor com um nanotubo de carbono.

Desde então, grande esforço tem sido feito para melhorar o desempenho dos CNFETs empregando as seguintes técnicas:^[11]

- redução da espessura do óxido de porta;^[12]
- adoção de óxidos de porta com alta constante dielétrica;^[3, 13-14]
- uso de eletrólito como terminal de porta;^[15-16]
- redução da resistência de contato pela escolha de materiais apropriados.^[17]

Essas técnicas possibilitaram avanços significativos, e os CNFETs passaram a exibir características que rivalizam com o estado da arte da tecnologia CMOS de silício.

Além disso, algumas propriedades intrínsecas fundamentais dos nanotubos têm sido estudadas na fabricação dos CNFETs: a formação de sub-bandas nos canais,^[30] as dimensões dos nanotubos,^[31, 33] a utilização de nanotubos com deformações^[32] etc.

Ambos os CNFETs do tipo-p e tipo-n já foram fabricados,^[34] e dispositivos individuais foram

combinados em um elemento lógico baseado em nanotubos de carbono.^[35] Os resultados sugerem que os nanotubos de carbono têm potencial para serem os blocos construtores de uma futura tecnologia eletrônica em escala nanométrica.

Existem diversas geometrias para os CNFETs, sendo a mais bem-sucedida aquela onde o terminal de porta se estende ao longo de todo o canal do nanotubo, incluindo as áreas de contato. Nestes dispositivos o canal de ligação entre o terminal de fonte e o terminal de dreno é o próprio nanotubo conforme mostrado na figura 4.




Figura 4 – Esquemático de um CNFET.^[21]

A espessura do óxido de porta e as dimensões (diâmetro e comprimento) do nanotubo são parâmetros importantes para determinar o comportamento do dispositivo. Além das propriedades previamente discutidas, os CNFETs possibilitam a operação em regime balístico,^[2] conforme detalhado a seguir.

Teoria Balística

A operação de transistores em regime balístico tem sido amplamente explorada na literatura.^[2, 22-25] A teoria da condução balística é aplicável a diferentes tipos de materiais semi-condutores inclusive aos CNFETs, bastando utilizar uma distribuição de estados apropriada.^[26]

A junção entre um material semiconductor e um metal gera, na maioria das vezes, uma barreira Schottky. Nos primeiros CNFETs fabricados, foram observadas barreiras Schottky nos contatos nanotubo-fonte e nanotubo-dreno. Este fenômeno dominava o comportamento dos transistores e impedia a condução balística. Contudo, inserindo uma camada de paládio (Pd), um metal nobre com função trabalho alta, entre o nanotubo e os contatos metálicos de dreno e fonte, foi possível obter transistores com condutância próxima do limite teórico de transporte balístico de $154\mu\text{S}$.^[27] CNFETs com contatos de Pd foram capazes de fornecer aproximadamente $25\mu\text{A}$ em temperatura ambiente, o que representa uma elevada densidade de corrente dadas as dimensões reduzidas do nanotubo quando comparada com a de um MOSFET fabricado em uma tecnologia CMOS convencional.

É possível desenvolver modelos físicos para transistores em condução balística, envolvendo a solução iterativa de equações não-lineares. O modelo físico 2D descrito em^[28], que servirá de ponto de partida para este trabalho, consiste de três capacitores que representam os efeitos dos terminais do dispositivo no potencial autoconsistente no topo da barreira de potencial, como é mostrado na figura 5.




Figura 5 – Modelo de circuito para um CNFET balístico.

Com o terminal de fonte aterrado, a carga móvel no topo da barreira de potencial, Q_{topo} , é determinada pela densidade de estados, $D(E)$, pelos níveis de Fermi da fonte e dreno, E_{F1} e E_{F2} , e pelo potencial autoconsistente, U_{scf} , no topo da barreira de potencial.

No equilíbrio, quando não há nenhuma tensão aplicada aos terminais do dispositivo, a densidade eletrônica no topo da barreira é dada por:

$$N_0 = \int_{-\infty}^{\infty} D(E) f(E - E_F) dE \quad (5)$$

Onde $f(E - E_F)$ é a função de Fermi no equilíbrio.

Quando uma polarização é aplicada aos terminais de porta e dreno, o potencial no topo da barreira torna-se U_{scf} e os estados no topo da barreira são preenchidos por dois níveis de Fermi distintos. Os estados de velocidade positiva são preenchidos pelos portadores da fonte segundo:

$$N_1 = \frac{1}{2} \int_{-\infty}^{\infty} D(E - U_{scf}) f(E - E_{F1}) dE \quad (6a)$$

Os estados de velocidade negativa são preenchidos pelos portadores do dreno conforme:

$$N_2 = \frac{1}{2} \int_{-\infty}^{\infty} D(E - U_{scf}) f(E - E_{F2}) dE \quad (6b)$$

Onde $E_{F1} = E_F$ e $E_{F2} = E_F - qV_D$.

Para encontrar o potencial autoconsistente no topo da barreira, é necessário resolver a equação de Poisson para os três capacitores da figura 5, levando em consideração a carga induzida pela aplicação dos potenciais na porta e no dreno.

Aplicando o princípio da superposição, é possível ignorar a presença das cargas induzidas e calcular o potencial de Laplace no topo da barreira devido apenas à polarização de porta e dreno:

$$U_L = -q(\alpha_G V_G + \alpha_D V_D) \quad (7)$$

Onde os parâmetros α_G e α_D determinam como a porta e o dreno controlam a solução da equação de Laplace. Esses parâmetros são dados por:

$$\alpha_G = \frac{C_G}{C_G + C_D + C_S} \quad (8)$$

$$\alpha_D = \frac{C_D}{C_G + C_D + C_S}$$

A segunda parte da solução consiste em aterrar os três terminais e calcular o potencial devido apenas às cargas induzidas:

$$U_P = \frac{q^2}{C_G + C_D + C_S} (N_1 + N_2 - N_0) \quad (9)$$

Finalmente, a solução completa da equação de Poisson para o potencial autoconsistente é obtida adicionando as duas parcelas:

$$U_{scf} = U_L + U_P \quad (10)$$

Como consequência, a corrente de dreno será dada por:

$$I_{ds} = \int_{-\infty}^{\infty} J(E) [f(E + U_{scf} - E_{F1}) - f(E + U_{scf} - E_{F2})] dE \quad (11)$$

Onde $J(E)$ é a “corrente de densidade de estados”.^[28]

Conforme o conjunto de equações descrito, para que se obtenha a corrente de dreno I_{ds} de um transistor balístico, é necessário inicialmente calcular o potencial U_{scf} , resolvendo iterativamente as equações (6) e (10). Este procedimento não é suportado por simuladores de circuitos eletrônicos convencionais, dificultando a simulação conjunta de transistores

em regime balístico com outros dispositivos eletrônicos.

Modelo do Spice para CNFETs

Experimentos recentes têm demonstrado que os CNFETs podem ser modelados como MOSFETs operando em regime balístico segundo uma característica unidimensional (1D), no qual praticamente não ocorre espalhamento.^[26,28] O espalhamento ocorre quando um elétron colide com algum defeito, por exemplo, uma impureza na estrutura do cristal pelo qual ele está circulando. Porém, elétrons caminhando em um nanotubo de carbono não são facilmente espalhados porque a razão entre o comprimento e o diâmetro de um nanotubo é elevada, caracterizando um sistema essencialmente unidimensional (1D).

O macromodelo utilizado para representar o CNFET no SPICE é mostrado na figura 6. As resistências de contato são representadas por R_s e R_d .

Como mencionado, o modelo físico prevê a obtenção de U_{scf} através da solução iterativa de (6) e (10). Neste trabalho a solução de (10) será representada por um conjunto de aproximações polinomiais.




Figura 6 – Macromodelo proposto de um CNFET no SPICE.

A figura 7 ilustra a curva $U_{scf} \times V_{gs}$ do modelo físico de um CNFET para 30 valores de V_{ds} . Os valores dos parâmetros E_{F1} , α_G e α_D que permitem obter um ajuste preciso das curvas I-V em toda a faixa de operação do dispositivo^[28] são fornecidos na tabela 1 juntamente com o valor da tensão de alimentação, V_{dd} , e diâmetro do nanotubo, d_t .




Figura 7 – $U_{scf} \times V_{gs}$ para V_{ds} variando em 50mV.

Tabela 1 – Parâmetros utilizados na figura 7.

d_t [nm]	1,400
E_{F1} [eV]	-0,320
α_G	0,880
α_D	0,035
V_{dd} [V]	1,500

Para realizar uma aproximação polinomial eficiente de U_{scf} , a curva da figura 7 foi dividida em 5 regiões definidas pelos seguintes limites:

$$Reg_1: V_{gs} \leq 0,25V$$

$$Reg_2: 0,25V \leq V_{gs} \leq 0,50V \text{ e } V_{ds} \leq 0,15V$$

$$Reg_3: 0,25V \leq V_{gs} \leq 0,50V \text{ e } V_{ds} \geq 0,15V$$

$$Reg_4: V_{gs} \geq 0,55V \text{ e } V_{ds} \leq 0,55V$$

$$Reg_5: V_{gs} \geq 0,50V \text{ e } V_{ds} \geq 0,55V$$


(12)

Cada região foi aproximada por uma função polinomial $f(V_{gs}, V_{ds})$. Como exemplo, a equação abaixo mostra o resultado da aproximação para a segunda região Reg_2 :

$$U_{scf} = (a_1 V_{ds}^2 V_{gs} + a_2 V_{ds} V_{gs} + a_3 V_{gs} + a_4 V_{ds} + a_5) 10^{-4} \quad (13)$$

Onde $a_1 = 95,139$; $a_2 = 8,507$; $a_3 = -8730,421$; $a_4 = -358,874$; $a_5 = -2,217$.

Esta equação pode ser representada no SPICE de várias formas, uma delas é através de uma fonte de tensão controlada por tensão, como é mostrado na figura 8. Nesta figura n_i representa o i -ésimo nó do circuito.



Sintaxe SPICE padrão:

$$E1 \ n_5 \ n_6 \ VCVS \ poly(2) \ n_1 \ n_2 \ n_3 \ n_4 \ a_5 \ a_4 \ a_3 \ 0 \ a_2 \ 0 \ 0 \ a_1$$


Figura 8 – Representação de (13) no SPICE.

Utilizando o mesmo método de aproximação polinomial para as demais regiões, tem-se como resultado cinco fontes controladas que deverão ser associadas em série. Neste caso, para que cada fonte controlada seja acionada apenas na sua respectiva região de operação, são inseridas no modelo fontes controladas unitárias definidas como:

$$E_{w_i} = \begin{cases} 1, & \text{se } (V_{gs}, V_{ds}) \in Reg_i \\ 0, & \text{caso contrario} \end{cases} \quad (14)$$

Onde $i \in \{1, 2, 3, 4, 5\}$.

O próximo passo é realizar o produto dos potenciais de cada região pelas suas respectivas janelas. A figura 9 mostra o circuito que representa o produto $U_{scf_i} \cdot E_{w_i}$.



Sintaxe SPICE padrão:

$$E1 \ n_5 \ n_6 \ VCVS \ poly(2) \ n_1 \ n_2 \ n_3 \ n_4 \ 0 \ 0 \ 0 \ 0 \ 1$$

Figura 9 – Representação no SPICE

do produto $U_{scf_i} \cdot E_{w_i}$.

Finalmente, é realizado o somatório dos produtos de cada região:

$$U_{scf} = \sum_{i=1}^5 U_{scf_i} \cdot E_{w_i} \quad (15)$$

A maneira mais simples de realizar o somatório de fontes de tensão no SPICE é através da associação em série segundo mostra a figura 10.




Figura 10 – Representação no SPICE do somatório dos produtos $U_{scf_i} \cdot E_{w_i}$.

A corrente de dreno I_{ds} é facilmente obtida de U_{scf} . Na figura 11 as correntes de dreno obtidas pelo modelo físico e pelo macromodelo proposto são comparadas.




Figura 11 – Comparação entre a corrente de dreno I_{ds} do modelo físico e do modelo do SPICE proposto.

As capacitâncias como função das tensões V_{gs} e V_{ds} foram aproximadas por funções exponenciais. Como a sintaxe padrão do SPICE permite que capacitores sejam descritos a partir de seus modelos comportamentais, a sintaxe neste caso é a equação resultante da aproximação exponencial:

$$c1\ n_1\ n_2\ c = \text{'equation'}$$

Onde n_1 e n_2 são os nós de conexão do capacitor.

Estudo de Caso

O desempenho do CNFET modelado foi testado através da simulação de um amplificador inversor, como mostra a figura 12. Os parâmetros para o CNFET são os mesmos da tabela 1, as resistências de contato R_s e R_d da figura 6 valem $1\text{k}\Omega$, o valor da resistência R é de $100\text{k}\Omega$ e o comprimento do nanotubo L é de 300nm .




Figura 12 – Circuito inversor com CNFET.

Três tipos de análises *DC*, *AC* e *transiente* foram realizados com o objetivo de levantar características elétricas do dispositivo modelado, tais como faixa dinâmica de operação, resposta em frequência e linearidade. A figura 13 mostra a transferência *DC* do amplificador. A faixa de operação se estende de 300 a 600mV , com ganho de aproximadamente 4.




Figura 13 – Transferência *DC* do circuito inversor com CNFET.

A magnitude e fase da resposta em frequência do dispositivo são mostradas na figura 14. A banda passante é superior a 100GHz , superando em várias décadas a frequência de operação de seu similar MOSFET.




Figura 14 – Resposta em frequência do amplificador inversor.

A figura 15 mostra a análise de transiente do inversor. A freqüência do sinal senoidal de entrada é de 1GHz. O ganho de tensão foi de 3.69 e a distorção harmônica foi de 8.8%.





Figura 15 – Análise de transiente do inversor.

Conclusões e Trabalhos Futuros

Este trabalho apresenta uma técnica de modelagem para transistores de nanotubo de carbono em regime balístico. Devido às restrições presentes nos simuladores de circuitos eletrônicos convencionais, foi necessário realizar aproximações polinomiais do comportamento dos CNFETs em regime balístico a partir de uma modelagem numérica já existente. O macromodelo do CNFET foi implementado no SPICE através da utilização de fontes de tensão e corrente controladas. Os processos de fabricação mais

modernos de circuitos integrados convencionais apresentam uma tolerância superior a 10%, ou seja, consideravelmente maior que a diferença obtida entre o modelo apresentado neste trabalho e o modelo numérico. Para avaliar a convergência do modelo e analisar as características elétricas do CNFET, um amplificador inversor foi usado como exemplo. O resultado obtido mostrou que o dispositivo possui um produto *ganho* \times *banda-passante* na ordem de centenas de GHz, muito superior ao obtido por um dispositivo utilizando tecnologia CMOS convencional. A fabricação de CNFETs ainda não atingiu uma escala industrial, sendo limitada aos laboratórios de pesquisa. Por essa razão, o comportamento de circuitos eletrônicos com um número elevado de transistores ainda não pode ser avaliado. O desenvolvimento de modelos que reproduzem as características de tais dispositivos em simuladores convencionais não só permite a avaliação de circuitos com muitos transistores como também o desenvolvimento de circuitos híbridos, contendo dispositivos de tecnologias diferentes.

Como trabalho futuro os autores propõem a simulação de circuitos com um maior número de transistores e o estudo da viabilidade do desenvolvimento de um modelo no SPICE que implemente as equações recursivas sem a necessidade de aproximações polinomiais. 

Referências

- [1] Semiconductor Industry Association, "The International Technology Roadmap for Semiconductors: Emerging Research Devices", 2004 Update.
- [2] A. Javey, J. Guo, Q. Wang, M. Lundstrom and H. Dai, "Ballistic Carbon Nanotube Field Effect Transistor," Nature, vol. 424, pp. 654-657, 2003.
- [3] A. Bachtold, "Logic Circuits with Carbon Nanotube Transistors," Science, vol. 294, pp. 1317-1320, 2001.
- [4] L. Marty, "Self-Assembled Single Wall Carbon Nanotube Field Effect Transistor," IEEE, pp. 240-243, 2003.
- [5] S. Iijima and T. Ichihashi, "Single-shell carbon nanotubes of 1-nm diameter," Nature, vol. 363, pp. 603-605, 1993.
- [6] D. S. Bethune, C. H. Kiang, M. S. Devries, G. Gorman, R. Savoy, J. Vazquez, and R. Beyers, "Cobalt-catalyzed growth of carbon nanotubes with single-atomic-layer walls," Nature, vol. 363, pp. 605-607, 1993.

- [7] R. Martel, T. Schmidt, H. R. Shea, T. Hertel, and P. Avouris, "Single and multiwall carbon nanotube field-effect transistors," *Appl. Phys. Lett.*, vol. 73, pp. 2447–2449, 1998.
- [8] S. T. Tans, A. R. M. Verschueren, and C. Dekker, "Room-temperature transistor based on a single carbon nanotube," *Nature*, vol. 393, pp. 49–52, 1998.
- [9] Z. Yao, C. L. Kane, and C. Dekker, "High-field electrical transport in single-wall carbon nanotubes," *Phys. Rev. Lett.*, vol. 84, pp. 2941–2944, 2000.
- [10] M. S. Fuhrer, B.M. Kim, T. Duerkop, and T. Brintlinger, "High-mobility nanotube transistor memory," *Nano Lett.*, vol. 2, pp. 755–759, 2002.
- [11] Y. Lin, J. Appenzeller, J. Knoch, and P. Avouris, "High-Performance Carbon Nanotube Field-Effect Transistor With Tunable Polarities," *IEEE Trans. Nanotechnology*, vol. 4, n° 5, pp. 481-489, 2005.
- [12] S. Wind, J. Appenzeller, R. Martel, V. Derycke, and Ph. Avouris, "Vertical Scaling of Carbon Nanotube Field-Effect Transistors Using Top Gate Electrodes," *Appl. Phys. Lett.*, vol. 80, pp. 3817-3819, 2002.
- [13] J. Appenzeller, J. Knoch, V. Derycke, R. Martel, S. Wind, and P. Avouris, "Field-modulated carrier transport in carbon nanotube transistors," *Phys. Rev. Lett.*, vol. 89, pp. 126 801-1–126 801-4, 2002.
- [14] A. Javey, H. Kim, M. Brink, Q. Wang, A. Ural, J. Guo, P. McIntyre, M. Lundstrom, and H. Dai, "High-k dielectrics for advanced carbon nanotube transistors and logic gates," *Nature Mater.*, vol. 1, pp. 241–246, 2002.
- [15] S. Rosenblatt, Y. Yaish, J. Park, J. Gore, V. Sazonova, and P. L. McEuen, "High performance electrolyte gated carbon nanotube transistors," *Nano Lett.*, vol. 2, pp. 869–872, 2002.
- [16] G. P. Siddons, D. Merchin, J. H. Back, J. K. Jeong, and M. Shim, "Highly efficient gating and doping of carbon nanotubes with polymer electrolytes," *Nano Lett.*, vol. 4, pp. 927–931, 2004.
- [17] A. Javey, J. Guo, D. B. Farmer, Q. Wang, E. Yenilmez, R. G. Gordon, M. Lundstrom, and H. Dai, "Self-aligned ballistic molecular transistors and electrically parallel nanotube arrays," *Nano Lett.*, vol. 4, pp. 1319–1322, 2004.
- [18] D. J. Frank, R. H. Dennard, E. Norwak, P. M. Solomon, Y. Taur, and H.-S. Wong, "Device scaling limits of Si MOSFETs and their application dependencies," *Proc. IEEE*, vol. 89, n° 3, pp. 259–288, Mar. 2001.
- [19] K. Uchida, J. Koga, and S. Takagi, "Experimental study on carrier transport mechanisms in double and single-gated ultra thin-body MOSFETs - coulomb scattering, volume inversion, and T-induced scattering," in *IEDM Tech. Dig.*, 2003, pp. 805–808.
- [20] J. Guo, S. Datta, and M. Lundstrom, "A numerical study of scaling issues for Schottky-Barrier carbon nanotube transistors," *IEEE Trans. Electron Devices*, vol. 51, n° 1, pp. 172–177, Jan. 2004.
- [21] Ph. Avouris, J. Appenzeller, R. Martel, and S. Wind, "Carbon Nanotube Electronics," *Proc. of the IEEE*, vol. 91, n° 11, pp. 1772- 1784, 2003.
- [22] K. Natori, "Ballistic metal-oxide-semiconductor field effect transistor," *J. Appl. Phys.*, vol. 76, pp. 4879–4890, 1994.
- [23] K. Natori, "Scaling limit of the MOS transistor – A ballistic MOSFET," *IEICE Trans. Electron.*, vol. E84-C, pp. 1029–1036, 2001.
- [24] Y. Naveh and K. K. Likharev, "Modeling of 10-nm-Scale ballistic MOSFETs," *IEEE Electron Device Lett.*, vol. 21, pp. 242–244, May 2000.
- [25] J. Knoch, B. Lengeer, and J. Appenzeller, "Quantum simulation of ultra-short channel single-gated n-MOSFET," *IEEE Trans. Electron. Devices*, vol. 49, pp. 1212–1218, July 2002.
- [26] P. L. McEuen, M. S. Fuhrer, and H. Park, "Single-Walled Carbon Nanotube Electronics," *IEEE Trans. Nanotechnology*, vol. 1, pp. 78- 85, 2002.
- [27] C. T. White and T. N. Todorov, "Carbon nanotubes as long ballistic conductors," *Nature*, vol. 393, pp. 240–242, 1998.
- [28] A. Rahman, J. Guo, S. Datta and M. S. Lundstrom, "Theory of Ballistic Nanotransistors," *IEEE Trans. on Electron Devices*, vol. 50, pp. 1853-1864, 2003.
- [29] M. Meyyappan, "Carbon Nanotubes – Science and Applications", CRC PRESS, 2005, EUA, ISBN: 0-8493-2111-5.
- [30] R. D. Antonov, A. T. Johnson, *Phys. Rev. Lett.*, 80, 1064, 2002.
- [31] H. Dai et al., *J. Phys. Chem. B*, 103, 1246, 1999.
- [32] M. Freitag et al., *Phys. Rev. Lett.*, 89, 216801, 2002.
- [33] A. Javey, M. Shim, H. Dai, *Appl. Phys. Lett.*, 80, 1064, 2002.
- [34] M. Bockrath, J. Hone, A. Zettl, P. L. McEuen, A. G. Rinzier, R. E. Smalley, *Phys. Rev. B*, 61, R10 606, 2000.
- [35] V. Derycke, R. Martel, J. Appenzeller, and Ph. Avouris, *Nano Lett.* 1, 453 (2001).